PROF. DR. MURAT AŞKAR

Efficient FPGA implementation of image enhancement using video streams Video akışını kullanarak FPGA üzerinde verimli görüntü iyileştirme uygulaması

Bu tez üç ana parçadan oluşmaktadır; FPGA üzerinde, analog kompozit video görüntüsünün sayısal VGA formatına dönüştürülerek ekrana basılması, görüntü üzerinde plaka yeri saptama ve görüntü iyileştirme. Analog kompozit video girişi, PAL ya da NTSC formatı, video çözücü kart üzerinden FPGA donanımına aktarılarak 4:2:2 YCbCr formatından RGB formatına dönüştürülür. RGB sayısal video datasını ekranda göstermek için satır tekrarı yoluyla binişimsizleştirme işlemi uygulanır. Satır tekrarı ile binişimsizleştirme hesap karmaşıklığı ve zaman göz önüne alındığında verimli bir uygulama olduğu için seçilmiştir. Zaman verimliliği göz önüne alındığında, görüntü iyileştirme sadece görüntünün gerekli (kullanılacak) kısmına yapılır. Bu tezde, görüntü üzerinde kullanılacak kısım araç plakasıdır. Görüntü iyileştirme işleminden önce plakanın yerinin tespit edilmesi gereklidir. Plaka yer tespiti için başarılı bir metod olan kenar bulma yöntemi kullanılmışır. Bu yöntem, plakanın görüntü üzerinde en büyük parlaklık değişiminin olduğu satırlarda olması esasına dayanır. Sonlu yanıtlı bant geçiren süzgeç yüksek kontrast seviyeli alanları vurgulamak için hızlı uygulamasından dolayı kullanılır. Sıralama düzenleyici süzgeç ile görüntü iyileştirme yöntemi, görüntü üzerindeki gürültüyü kaldırmak için kullanılmıştır. Sıralama düzenleyici bir süzgeç olan ortanca süzgeç tasarlanıp, simüle edilmiştir. Süzgeç, görüntü kalitesini artırırken, işle zamanını azaltmak için sadece plaka olan bölgeye uygulanmıştır. Tasarım ve simülasyon donanım tasarım dili VHDL ile yapılmışltır. Seçilen yaklaşımların gerçeklenmesi MATLAB ve Xilinx Virtex-2 Pro FPGA donanımı üzerinde yapılmıştır. Uygulamanın hız ve alan açısından gelişimi değerlendirilmiştir.

Wave component sampling method for high performance pipelined circuits Yüksek performanslı boru hattı mimarili devreler için dalga elemanı örnekleme metodu

Konvansiyonel boruhattı, dalga boruhattı ya da mesokron boru hattı gibi önceki boruhattı mimarilerinin tamamında, kombinezonal devrede ilerleyen bir veri dalgası, senkronizasyon bölümüne ulaştığı anda örneklenmektedir. Bu çalışmada, Dalga Elemanı Örnekleme Metodu (WCSM) olarak adlandırılan yeni bir dalga boruhattı metodu önerilmektedir. Bu metodda, yalnızca en az ve en çok gecikme farkı tahammül edilen sınıra ulaşan dalga elemanı örneklenmekte, diğer dalga elemanları devrede ilerlemeye devam etmektedir. Bundan dolayı, senkronizasyon için gereken flip-flop sayısı önemli oranda azalmaktadır. Önerilen metodun etkinliğini göstermek amacıyla, 8×8 bitlik çarpıcı bloğu elde saklama metoduyla ve 0.18µm CMOS teknolojisi kullanılarak gerçeklenmiştir. Genel bir transmisyon kapılı mantık bloğu, çıkışındaki gecikme farkları giriş very diziliminden en az etkilenecek şekilde tasarlanmış ve çarpıcının değişik alt bloklarında kullanılmıştır. Serim sonrası simülasyonlar göstermiştir ki, bu çarpıcı 3GHz çalışma frekansında ve sadece 70 tane kayıt elemanı kullanarak çalışabilmektedir. Mesokron boruhattı mimarisine kıyasla, herhangi bir performans kaybı olmadan toplam kayıt elemanı sayısı %41 ve toplam güç tüketimi de %9.5 oranında azalmıştır. 5GHz çalışma frekansına sahip çok yüksek hızlı bir çarpıcı bloğu da WCSM metodu kullanılarak tasarlanmıştır. Konvansiyonel boruhattı ya da mesokron boru hattı metodlarına kıyasla, toplam kayıt elemanı sayıs %45 ve toplam güç tüketimi de %18.4 oranında azalmıştır. WCSM metodu, booth kodlayıcı, Wallace ağacı ve elde öngörülü toplayıcı gibi farklı çarpıcı yapılarına da uygulanmıştır. Boruhattı mimarisi her mantıksal işlemin sonunda bir kayıt elemanı olacak şekilde kullanıldığında, WCSM metodu konvalsiyonel boruhattı metoduna kıyasla booth kodlayıcıda %30, Wallace ağacında %51 ve elde öngörülü toplayıcıda %62 oranında kayıt elemanı tasarrufu sağlamaktadır.

Performance improvement of VLSI circuits with clock scheduling Saat zamanlaması ile VLSI tümdevrelerde başarımın iyileştirilmesi

Bu çalışmada, senkron devrelerin saat hızları ve tepe güç tüketimlerinin, saat zamanlaması kullanılarak iyileştirilmesi amaçlanmıştır. Saat periyodunu küçültmek için, çevrim aşırma yöntemi kullanılmıştır. Bu yöntemde, yazmaçların saat zamanlaması ayarlanarak, devrenin hızlı birleşimsel bölümlerinden arta kalan zaman, daha yavaş birleşimsel bölümlere aktarılmaktadır. Saat zamanlaması sistemi, senkron devrelerin sorunsuzca çalışabileceği en düşük saat periyodunu belirler. Devrenin, en düşük saat periyodu ile çalışması için, her bir yazmacın zamanlaması ayarlanır. Saat periyodu küçültme yönteminin kesinliğini artırmak için, devre elemanlarının yayılma gecikmesinin sığal yük ile değişimi modellenmiştir. Benzetim sonuçlarına göre, saat zamanlaması sistem tarafından yapılan devrelerde %45’e varan hızlanma gözlenmiştir. Tepe güç tüketiminin azaltılması için, devre elemanlarının anahtarlama akımlarının sığal yük ile değişimi modellenmiştir. Devre elemanlarının herhangi bir sığal yük altındaki anahtarlama güç tüketimlerini tahmin etmeye yarayan, Biçimlendirilmiş Atım Kestirimi (BAK) isimli yeni bir yöntem önerilmiştir. BAK yöntemi ile devre elemanlarının anahtarlama akımları %10’un altında normalize rms hata ile saptanabilmektedir. Takahashi’nin senkron devrelerin tepe güç tüketimini düşürmeye yarayan saat zamanlaması yöntemi, BAK yöntemi kullanılarak oluşturulmuştur. Bu yöntem ile saat zamanlaması yapılan devrelerin, tepe güç tüketimleri, %73’e varan oranlarda düşürülmüştür.